PCB设计中外壳EMC整改总不过？从Layout阶段就该做好的四件事

PCB设计中外壳EMC整改总不过？从Layout阶段就该做好的四件事

很多硬件产品做到最后，整机一测EMC，辐射超标、静电打不过、浪涌扛不住，然后开始整改。改一轮几千块，改两轮项目就延期了，改三轮整个产品定义都要重新评估。其实大部分EMC问题，在PCB Layout阶段就能避免，不需要等到整机测试才暴露。

EMC设计的核心思路

EMC整改的本质就两件事：减少干扰源发射，提高抗干扰能力。这两件事在Layout阶段做，成本最低、效果最好。等板子做出来再改，能动的地方就非常有限了——加磁环、贴吸波材料、改跳线，都是治标不治本的补救措施，而且会增加BOM成本和装配复杂度。

Layout阶段该做好的四件事

第一，回流路径规划。高速信号的回流路径要短且完整，不要跨越分割平面。很多辐射问题根源就是回流路径被切断，信号不得不绕大圈，形成天线效应。Layout前要把层叠规划好，关键信号的回流层提前确定，信号层下面优先安排完整地平面。如果必须在回流路径上打过孔换层，要在信号过孔旁边加地过孔，给回流提供低阻抗路径。实际项目中，60%以上的辐射超标问题都和回流路径规划不合理有关。

第二，去耦电容的摆放位置。去耦电容不是放在电源引脚旁边就行，而是要尽量靠近IC的电源引脚，走线越短越好。电容到IC电源引脚的回路面积越小，高频滤波效果越好。很多设计电容放了一堆但效果不行，就是因为走线太长、回路面积太大，高频段的去耦效果大打折扣。0402的电容走线长度控制在20mil以内，0603的控制在30mil以内，这是比较基本的要求。

第三，地平面设计策略。完整地平面是最好的屏蔽层。多层板设计中，避免在关键信号层下方挖空或走其他信号线，保持参考平面的完整性。如果必须分割地平面，要确保分割后的区域不会形成大的环路天线。模拟地和数字地的分割要谨慎处理，很多情况下单点接地比分割地平面效果更好，具体要看系统的频率特性和信号类型。

第四，敏感信号的隔离布局。时钟信号、高速差分线、模拟信号走线要远离板边，和其他信号保持足够的间距。时钟线尤其要注意，它是辐射的主要来源之一。一般建议时钟线距离板边至少50mil，和其他信号间距至少20mil。走线换层时尽量靠近地过孔，给回流提供路径。差分对的等长控制要在满足时序的前提下尽量短，不要为了等长而绕很长的线，反而引入更多耦合。

几点经验

做过EMC整改的都知道，后期改一版PCB的成本是前期多花两天做EMC设计审查的几十倍。所以设计阶段就把EMC当回事，比事后整改划算得多。如果团队内部EMC经验不够，也可以考虑找有EMC设计能力的设计公司一起做，前期多花一点设计费，省掉后面反复整改的时间和费用。PCB设计这件事，前期想得越细，后面返工越少。

另外，EMC设计不是Layout一个人的事，硬件工程师在原理图阶段就要考虑滤波、屏蔽、接地的方案，结构工程师要考虑外壳屏蔽和接地点的布置。多部门协同，才能从系统层面解决EMC问题。

有需求可以聊聊：13142188866（同微信，郑先生）| Layout@fanypcb.com 

有需求可以聊聊：13142188866（同微信，郑先生）| Layout@fanypcb.com