阻焊层没算进去，50Ω阻抗可能从这里开始跑偏

板子叠层、线宽、线距都按50Ω算了，Gerber也没改，结果板厂回来的TDR还是有偏差。

很多工程师第一反应是：是不是板厂介质厚度没控制好？是不是FR-4的Dk飘了？

这些当然要查，但如果问题主要出现在Top、Bottom外层，而内层Stripline相对正常，另一个很容易被忽略的变量就是阻焊层。

我们平时把外层受控阻抗线叫Microstrip，也就是微带线。简单理解，就是信号线下面有参考平面，上方主要是空气。

但实际成板以后，绝大多数走线会被阻焊油墨覆盖。阻焊也是介质，有自己的厚度和介电常数。这样一来，原来一部分分布在空气里的电场，会进入阻焊材料里，走线看到的“有效介电环境”就变了。

对同一条外层走线来说，几何尺寸不变时，覆盖阻焊通常会让有效介电常数上升，特性阻抗相应下降。到底下降多少，不是一个固定值，而是和线宽、介质厚度、铜厚、阻焊厚度、阻焊Dk以及邻近铜皮都有关系。

公开的阻抗计算示例中，同样以50Ω为目标，考虑与不考虑阻焊层时，得到的所需线宽可以出现明显差异。这也是为什么只拿一个“裸Microstrip公式”去套量产板，很容易和实际测量对不上。

 

图1：叠层管理中阻焊层与外层铜、介质一起定义，阻焊本身也是阻抗模型的一部分。

遇到阻抗偏差，很多人会立刻让板厂“帮我改线宽”。这一步太快了。

因为阻抗不是线宽一个参数决定的。外层尤其要一起确认：成品铜厚是多少、蚀刻后上底宽差多少、阻焊在线上方和板面上的厚度分别是多少、阻焊Dk用的是什么值、表面处理有没有被算进去。

如果计算模型里默认的是矩形铜，而实际蚀刻后导线已经呈梯形；如果设计端按0.25 mm算，板厂为了阻抗补偿又做了etch compensation；再叠加阻焊影响，最终实测和你最初表格里的数字出现偏差并不奇怪。

所以，“线宽对不对”只是结果变量之一，不是第一根因。

 

图2：未启用阻焊参与计算时，50Ω目标对应的线宽示例约为0.25 mm。

第一组：在同一个场求解器里，用完全相同的叠层和线宽，分别计算“无阻焊”和“有阻焊”的外层阻抗。先确认理论上阻焊能把结果推多少。

第二组：向板厂拿成品叠层参数，不只要Core/PP厚度，还要确认外层成品铜厚、阻焊类型和大致厚度。对于阻抗比较敏感的板，最好让板厂按自己的工艺模型回算一次。

第三组：看TDR Coupon。重点不是只看报告上的Pass/Fail，而是看外层和内层分别偏多少。如果外层系统性偏低、内层基本正常，就要优先检查外层特有的变量：阻焊、表面处理和外层蚀刻。

另外，Coupon本身的阻焊开窗方式要和真实高速通道一致。真实通道盖了阻焊，Coupon却开窗，测出来的值就不能直接代表板上走线。

 

图3：把阻焊纳入同一阻抗模型后，为保持约50Ω，所需线宽发生明显变化。

有些射频或极高频设计会有意去掉微带线上的阻焊，目的是降低额外介质损耗，或者让仿真模型更可控。但这不是所有高速数字板的通用做法。

阻焊开窗以后，阻抗会重新变化，铜面也更容易受到污染、氧化和装配工艺影响。到底开不开，应该从完整通道、制造和可靠性一起评估，而不是看到TDR低了几欧姆就直接开窗。

更稳妥的做法，是在设计初期就把阻焊层纳入Stackup/Impedance Profile，然后让板厂用真实工艺参数做阻抗补偿。

 

图4：外层阻抗求解需要同时考虑参考层、线宽、铜厚以及覆盖层等真实结构参数。

如果同一块板上外层阻抗偏差明显、内层相对正常，先别急着把FR-4的Dk全部推翻。

优先把阻焊层、外层成品铜厚、蚀刻后的导线截面和表面处理重新核一遍。外层受控阻抗真正难的地方，往往不是公式不会算，而是模型和真实成品之间少算了一个工艺变量。

声明：

本文由凡亿教育整理，转载请注明来源！

投稿/招聘/广告/课程合作/资源置换 请加微信：13237418207